AR# 15685

|

6.1 DSP 用 System Generator - ダウン サンプルを 2、インパルス応答を対称にすると間引きフィルタ コアが生成できない

説明

キーワード : SysGen, MATLAB, Simulink, FIR, decimation, down sample, downsample, 2, two, symmetry, error, generation, System Generator, デシメーション, 間引き, ダウン サンプル, 対称, エラー, 生成

重要度 : 標準

概要 :
間引きフィルタをダウン サンプル 2、インパルス応答を対称で使用すると、内部エラーが発生し、デザインが生成できません。 coregen.log ファイルには、次のようなエラー メッセージが表示されます。

"GENERATE
# Preparing to elaborate core...
# Elaborating the module...
# ERROR: An internal error has occurred. To resolve this error, please consult the Answers Database at http://support.xilinx.com
# ERROR: Sim has a problem implementing the selected core. Implementation netlist will not be generated.
# ERROR: SimGenerator: Failure of Sim to implement customization parameters core filter_simulation_xlfir_1ch_core2
# ERROR: Did not generate EDIF implementation netlist (.EDN) file for core <filter_simulation_xlfir_1ch_core2>.
# Generating the .VEO/.V simulation support files...
# WARNING: Warnings and/or errors encountered while generating filter_simulation_xlfir_1ch_core2 (Distributed Arithmetic FIR Filter 6.0) Not all output products were generated successfully.
#
# ERROR: Errors occurred at line 46. GENERATE
# ERROR: Errors found during execution of command file sysgen.sgxco"

ソリューション

この問題は、DA FIR v.6 にバグがあり、これが対称を使用した 2 での間引きに影響するため発生します。 この問題は、次回リリースされる System Generator (DSP 用) で修正される予定です。

現時点でこの問題を回避するには、次の 2 つの方法があります。

回避策 1
フィルタ ブロックで対称が使用されないように指定します。 この回避策はデザインのサイズに多少影響しますが、多相間引きフィルタに対称ペアが存在するだけで真の対称ではないため、それほど大きな影響ではありません。 一部のデザインで非対称を使用すると、対称処理に必要な pre-adder が使用されないため、ハードウェア オーバー サンプリング レートが大きくなる場合があり、これによってロジックが節約されるので、サイズが大きくなるのが相殺されます。

ハードウェア オーバー サンプリングの詳細については、(Xilinx Answer 15686) を参照してください。

回避策 2
次の手順に従います。
1. GUI で [Generate Core] チェック ボックスをオフにして、コード生成を実行します。
2. CORE Generator で DA FIR フィルタ コアをバージョン 7 を使用して作成します。バージョン 7 では、この問題は修正されています。
3. このコアを System Generator プロジェクト ファイルに追加します。
AR# 15685
日付 12/15/2012
ステータス アクティブ
種類 一般
People Also Viewed