UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15691

論理シミュレーション、VHDL、ModelSim - 「Formal status must not be associated with OPEN when sub-elements are associated individually」というエラー メッセージが表示される

説明

キーワード : Functional, Simulation, ModelSim, Formal, Status, associated, OPEN, subelements, individually, ECS, 論理シミュレーション, フォーマル, ステータス, 関連, サブエレメント, 個別

重要度 : 標準

概要 :
DCM の Status ピンを使用すると、ビヘイビア モデルと一致させるために、コンポーネント宣言で Status ピンを 8 ビット ベクタとして宣言する必要があります。 Status 1 または Status 2 出力のいずれかのみが使用される場合、もう一方のポートは未接続のままにしておく必要があります。 ポート マップに open が関連付けられていると (STATUS(0)=>open)、ModelSim で次のようなエラーが発生します。

"# ERROR: xxx.vhd(xxx): Formal status must not be associated with OPEN when sub-elements are associated individually."

ソリューション

1

この問題は、ISE 6.3i で修正されています。

または、次のようにして問題を回避してください。

エラーまたは警告を回避するには、未使用の Status 出力を未接続の信号に接続します。 次は、信号の宣言とポート マップの一部です。

メモ : この変更は、VHF ファイルに変更を加えたもので、ECS により出力された VHDL ファイルと同等です。


-- ダミー信号用の信号宣言
SIGNAL STATUS7_unconnected : STD_LOGIC;
SIGNAL STATUS6_unconnected : STD_LOGIC;
SIGNAL STATUS5_unconnected : STD_LOGIC;
SIGNAL STATUS4_unconnected : STD_LOGIC;
SIGNAL STATUS3_unconnected : STD_LOGIC;
SIGNAL STATUS0_unconnected : STD_LOGIC;

-- DCM のポート マップの一部
STATUS(7)=>STATUS7_unconnected,
STATUS(6)=>STATUS6_unconnected,
STATUS(5)=>STATUS5_unconnected,
STATUS(4)=>STATUS4_unconnected,
STATUS(3)=>STATUS3_unconnected,
STATUS(2)=>STATUS(2),
STATUS(1)=> STATUS(1),
STATUS(0)=>STATUS0_unconnected);

2

VSIM コマンド ラインで -93 オプションの代わりに -87 オプションを使用すると、エラーが警告に変わり、シミュレーションが続行されます。
AR# 15691
日付 11/18/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加