UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15698

6.1i PAR - バックアノテートしたピンのロケーションを使用すると、「ERROR:Place:44 - The global clocks xxa(BUFGMUX1P) and xxb(BUFGMUX1S) ...impossible to route」というエラー メッセージが表示される

説明

キーワード : PAR, back-annotated, pin, locations, primary, secondary, pair, 5.1i, バックアノテーション, ピン, ロケーション, プライマリ, セカンダリ, ペア

重要度 : 標準

概要 :
ピンを固定せずに DCM を含むインプリメンテーションが正しく完了しました。 しかし、ピン ロケーションをバックアノテートする機能を使用して同じロケーションにピンを固定すると、DCM が正しく配置されず、PAR 次のエラー メッセージが表示されます。

"ERROR:Place:44 - The global clocks ireq2_ibufg/BUFG (BUFGMUX1P) and egr1_ibufg/BUFG (BUFGMUX1S) are locked into a primary / secondary site pair. It is impossible to route all of the clock loads for both of these clocks using the global clock routing resource. Only one of primary/secondary pair clocks have access to any one quadrant via global (high drive/low delay/low skew) routing resources. If these two clocks drive clock inputs in the same quadrant the nets will not be routable using the global clock routing resources."

ソリューション

この問題は、6.1i ソフトウェア リリースで修正されています。

DCM を正しいロケーションに固定しても、この問題を回避できます。

例 :
COMP "u_dcm1" LOCATE = SITE "DCM_X0Y0" LEVEL 1;

クロック配線ルールについては、次の Web サイトから Virtex-II の『Hardware User Guide』第 2 章「Using Global Clock Networks」を参照してください。
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_index.jsp?category=User+Guides
AR# 15698
日付 10/20/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加