UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15715

5.1i CORE Generator - 同期 FIFO 回路図に含まれる SINIT ピンを接続できない

説明

キーワード : Synchronous, FIFO, schematic, symbol, SINIT, unconnectable, 同期, 回路図, シンボル, 接続不可

重要度 : 標準

概要 :
ISE 5.1i の CORE Generator で同期 FIFO を生成した後、この回路図シンボルを ECS シートに含めました。

回路図シートの SINIT ピン上で、青色の小さい四角がポートの間違った端に配置されており、ネットを SINIT ポートに接続できません。

ソリューション

1

シンボルを選択し、[Edit Symbol] コマンドを使用して青色の四角をラインの反対側の端に移動し、シンボルを保存します。

Schematic Editor でシンボルがアップデートされていないことを示すメッセージが表示されます。 シンボルをアップデートしてからワイヤをピンに接続します。

2

エラーを示すダイアログ ボックスで [More >>] をクリックすると、SYM ファイルの 31 行目で Point not on Secondary Grid エラーが発生していることがわかります。 SYM ファイルをテキスト エディタで開き、ポイントを「192, 480」に変更します。

SYM ファイルを保存すると、ECS でメッセージが表示されるので、シンボルをアップデートしてください。

このようにすると、ワイヤはまだ接続できませんがシンボルを編集することが可能になるので、青色の四角をピン ライン以外に移動できます。 シンボルを閉じてもう一度アップデートすると、ワイヤをピンに接続できるようになります。
AR# 15715
日付 07/28/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加