UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15731

7.1i XST - 無限ループが実行されているかのような状態になってコードの合成に時間がかかる

説明

キーワード : forever, infinite, loop, run, hang, 無限, ループ, 実行, 停止

重要度 : 標準

概要 :
6.1i/5.1i サービス パック 1 を使用している場合、 無限ループを実行しているような状態になり、一部のファイルのコードを合成するのに非常に時間がかかります。

これはなぜですか。

ソリューション

1

通常、RTL Viewer 用のネットリスト (拡張子 .ngr のファイル) の生成が原因でこのエラーが発生します。 合成プロセスの時間を短縮するには、次の手順に従って RTL ネットリストの生成をオフにします。

1. [Processes for Source] ウィンドウで [Synthesize] を右クリックします。
2. [Properties] をクリックします。
3. [Synthesis Options」 タブで [Generate RTL Schematic] を [Yes] から [No] に変更します。

2

このエラーは、次のように整数形式で比較すると発生する場合があります。

irq5_w <= '1' WHEN
((to_int(addrl) = irq5_addr1) AND
write_reg_sig = '1')
ELSE '0';

次のコードのように std_logic レベルで比較すれば、このエラーは発生しません。

irq5_w <= '1' WHEN
(addrl = to_std_vec(irq5_addr,15,0) AND
write_reg_sig = '1')
ELSE '0';

この問題は、バージョン 7.1i で修正されています。
AR# 15731
日付 01/06/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加