UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15752

5.1i SP1 タイミング シミュレーション、NGDAnno、Virtex/E - 大きな遅延がローカル リセットに不正にアノテートされる

説明

キーワード : Timing, Simulation, NGDAnno, Virtex, Virtex-E, local, reset, port, RST, set, delay, large, タイミング シミュレーション, ローカル, リセット, ポート, 遅延, アノテート

重要度 : 標準

概要 :
Virtex または Virtex-E デザインでタイミング シミュレーションを実行すると、大きな遅延がリセット ラインに不正にアノテートされるため、ローカル リセットで問題が発生します。

タイミング ネットリストでは、ローカル リセットと GSR が OR を介して接続され、 ローカル リセットと GSR のネット遅延が、OR ゲートの入力ポートにアノテートされます。

例 :
(CELL (CELLTYPE "X_OR2")
(INSTANCE data_reg2_FFY_RSTOR)
(DELAY
(ABSOLUTE
(PORT I0 (579:579:579)(579:579:579))
(PORT I1 (6955:6955:6955)(6955:6955:6955))
(IOPATH I0 O (0:0:0)(0:0:0))
(IOPATH I1 O (0:0:0)(0:0:0))
)
)
)

OR ゲートの出力は、このローカル リセットでリセットまたはセットされるレジスタに接続されます。 リセット ラインのネット遅延は OR ゲートに既にアノテートされているため、レジスタの PORT SET または PORT RST には遅延はないはずですが、 GSR のネット遅延が、次に示すようにこれらのポートにアノテートされてしまうことがあります。

(CELL (CELLTYPE "X_FF")
(INSTANCE data_reg2_7)
(DELAY
(ABSOLUTE
(PORT I (1354:1354:1354)(1354:1354:1354))
(PORT CLK (364:364:364)(364:364:364))
(PORT SET (6955:6955:6955)(6955:6955:6955))
(PORT RST (6955:6955:6955)(6955:6955:6955))
(IOPATH CLK O (738:738:738)(738:738:738))
(IOPATH SET O (576:576:576)(576:576:576))
(IOPATH RST O (576:576:576)(576:576:576))
)
)

この例では、ローカル リセットと GSR に 7ns の遅延が余分に追加されています。 これは、不正な動作です。

ソリューション

この問題は、最新版の 5.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、5.1i サービス パック 2 以降に含まれます。
AR# 15752
日付 08/11/2005
ステータス アーカイブ
種類 一般
このページをブックマークに追加