AR# 15779

|

Synplify - 入力デュアル データ レート (DDR) レジスタの推論方法

説明

キーワード : Synplify, Virtex-II, dual, data, rate, DDR, FF, flip-flop, flip, flop, registers, reg, デュアル, データ, レート, フリップフロップ, フリップ, フロップ, レジスタ

重要度 : 標準

概要 :
デュアル データ レート (DDR) レジスタを推論するにはどうしたらよいですか。

ソリューション

1

Synplify では、次のコードで通常の FD (ザイリンクス フリップフロップ プリミティブ) が推論されます。 フリップフロップのクロックはもう 1 つのクロックを反転したものであるため、インプリメンテーション ツールで両方の入力レジスタが同じ IOB にパックされ、デュアル データ レート (DDR) レジスタが作成されます。

入力 DDR の VHDL コード例 :

library ieee;
use ieee.std_logic_1164.all;

entity input_ddr is
Port ( d : in std_logic;
clk : in std_logic;
q_and : out std_logic);
end input_ddr;

architecture input_ddr_arch of input_ddr is

signal q1, q2 : std_logic;

begin

process (clk) begin
if clk'event and clk = '1' then
q1 <= d;
end if;
end process;

process (clk) begin
if clk'event and clk = '0' then
q2 <= d;
end if;
end process;

q_and <= q1 and q2;

end input_ddr_arch;


入力 DDR の Verilog コード例 :

module input_ddr(d,clk,q_and);

input d;
input clk;
output q_and;

reg q1, q2;

always @(posedge clk) q1 <= d;
always @(negedge clk) q2 <= d;

assign q_and = q1 & q2;

endmodule

2

出力 DDR は現在のところ推論できません。 OFDDRx のインスタンシエーション テンプレートについては、次のサイトから『ライブラリ ガイド』を参照してください。
http://support.xilinx.co.jp/support/sw_manuals/xilinx5/index.htm
AR# 15779
日付 12/15/2012
ステータス アクティブ
種類 一般
People Also Viewed