AR# 15780

|

Exemplar - デュアル データ レート (DDR) レジスタの推論方法

説明

キーワード : Leonardo Spectrum, Leonardo, Spectrum, Virtex-II, dual, data, rate, DDR, FF, flip, flop, reg, デュアル, データ, レート, フリップ, フロップ, レジスタ

重要度 : 標準

概要 :
デュアル データ レート (DDR) レジスタの推論方法について

ソリューション

1

Leonardo Spectrum は FD (ザイリンクス フリップフロップ プリミティブ) を次のコードで推論します。 フリップフロップのクロックはもう 1 つクロックを反転したものであるため、ツールは、両方の入力レジスタを IOB の中にインプリメントでき、デュアル データ レート (DDR) レジスタが生成されます。

入力 DDR の VHDL コード例 :

library ieee;
use ieee.std_logic_1164.all;

entity input_ddr is
Port ( d : in std_logic;
clk : in std_logic;
q_and : out std_logic);
end input_ddr;

architecture input_ddr_arch of input_ddr is

signal q1, q2 : std_logic;

begin

process (clk) begin
if clk'event and clk = '1' then
q1 <= d;
end if;
end process;

process (clk) begin
if clk'event and clk = '0' then
q2 <= d;
end if;
end process;

q_and <= q1 and q2;

end input_ddr_arch;


入力 DDR の Verilog コード例 :

module input_ddr(d,clk,q_and);

input d;
input clk;
output q_and;

reg q1, q2;

always @(posedge clk) q1 <= d;
always @(negedge clk) q2 <= d;

assign q_and = q1 & q2;

endmodule

2

出力 DDR は現在のところ推論できません。 OFDDRx のインスタンシエーション テンプレートについては、次の 『ライブラリ ガイド』 を参照してください。
http://support.xilinx.co.jp/support/sw_manuals/xilinx5/index.htm
AR# 15780
日付 04/24/2007
ステータス アーカイブ
種類 一般
People Also Viewed