UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 1579

FPGA コンフィギュレーション - 論理 Low を得るのに必要な外部プルダウン抵抗のサイズ

説明

内部プルアップ抵抗を相殺し、コンフィギュレーション中に論理 Low の信号を確保するため (内部プルアップはアクティブ)、FPGA のユーザー I/O に外部プルダウン抵抗を付ける必要がある場合があります。論理 Low を確保するのに必要なプルダウン抵抗はどの程度でしょうか。

ソリューション

MODE ピンの場合、2.7 キロオームの最高抵抗が推奨されます。I/O の場合、ほかにも考慮すべき点がありますが、以下に示すように通常は 3.3 キロオームです。以下に示すように通常は 3.3 キロオームです。

XC5200 および XC4000 ファミリの内部プルアップ抵抗の最小インピーダンスは次のとおりです。

20 キロオーム、Vcc=5V、V(IL) Max=0.8V

次の簡単な電圧式で求めることができます。

V1 = V(R1/(R1+R2))

つまり

0.8 = 5(R1/(R1+20000)

結果は

R1=3.8 キロオーム

3.8 キロオーム以下の外部プルダウン抵抗インピーダンスで、コンフィギュレーション中論理 Low を確保できます。

AR# 1579
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加