UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15833

14.x Timing Analyzer/制約 - 差動信号ペアの N 側に PERIOD 制約を設定する方法

説明

差動クロックの N 側を使用してロジックを駆動するため、ネット名に NET PERIOD 制約を設定しましたが、うまくいきません。

このネットに PERIOD 制約を設定する方法を教えてください。

ソリューション

ソフトウェアで DIFF_CLK に NET PERIOD 制約を設定すると、制約が失われますが、DIFF クロック入力に TNM_NET PERIOD を設定すると、クロックの N 側と P 側に PERIOD 制約が適用されます。

タイミング制約の詳細は、『タイミング制約ユーザー ガイド』(UG612) を参照してください。
AR# 15833
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • More
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • ISE Design Suite - 13.3
  • ISE Design Suite - 13.4
  • ISE Design Suite - 14.1
  • Less
このページをブックマークに追加