UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 1585

UniSim/SimPrim/Simulation - BUFE または BUFT の動作が Virtex のフロントエンド シミュレーションとバックエンド シミュレーションで異なる

説明

キーワード : Verilog, VHDL, SimPrim, UniSim

重要度 : 標準

概要 :
BUFE または BUFT の動作が、UniSim シミュレーションと SimPrim シミュレーションで一致しない原因について

ソリューション

トライステート イネーブルがアクティブの状態で、UniSim シミュレーション モデルを使用すると、BUFE または BUFT の出力が Z になります。

ただし、バックエンド シミュレーションに SimPrims を使用すると、デザイン ツールでプルアップ抵抗が付加されるため、 トライステート イネーブルがアクティブの状態であれば、出力は 1 になります。 これは、正常な動作です。
AR# 1585
作成日 08/21/2007
最終更新日 10/16/2008
ステータス アーカイブ
タイプ 一般