UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15888

14.7 MAP - スライス ロジックをブロック RAM にマップする -bp オプションの使用について

説明

MAP の -bp オプションを使用すると、スライス ロジックをブロック RAM にマップできます。

このオプションはどのように機能しますか。また、どのような状況で使用するとよいですか。

ソリューション


-bp オプションを使用すると、LUT-FF の組み合わせロジックを未使用のブロック RAM にパックできます。

この機能をわずかにオーバーマップされたデザインで使用すると、ブロック RAM のロジック使用率を増加させることができます。

すべてのブロック RAM には同期レジスタ付き出力があります。

MAP では、レジスタとそれを駆動する LUT ロジックが一緒にブロック RAM の出力にパックされます。

LUT ロジックなしでレジスタをブロック RAM にパックすること、またはレジスタなしで LUT ロジックをブロック RAM にパックすることはできません。

このオプションでは、FF 出力ネット名をリストしたファイルを使用してブロック RAM をパックをすることもできます。

これには、環境変数 XIL_MAP_BRAM_FILE にファイル名を指定します。

この場合、指定のネットに関連した LUT-FF ロジックのみがブロック RAM にパックされます。  
 
PC の場合 

set XIL_MAP_BRAM_FILE=file_name

 
ワークステーションの場合 

setenv XIL_MAP_BRAM_FILE file_name


現在のところ、このオプションを使用してインプリメントすると複数の LUT と 1 つの FF のみが 1 つの出力を持つシングル ポート ブロック RAM にパックされます。

デフォルトのブロック RAM のパックでは、パフォーマンスの低下を回避するため、最低 6 入力の LUT のみが選択されます。

ブロック RAM パックの際にリストで指定すると、より小型の LUT ロジックをパックできます。 
 
ISE 環境変数の設定方法に関する一般的な情報は、(ザイリンクス アンサー 11630) を参照してください。
AR# 15888
日付 02/17/2015
ステータス アクティブ
種類 一般
デバイス
  • FPGA Device Families
ツール
  • ISE Design Suite
このページをブックマークに追加