UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15934

7.1i ISE Simulator (ISim) - Waveform Editor (Bencher) で差動クロック入力を含むデザイン用にテストベンチを作成する方法

説明

キーワード : HDLBencher, testbench, BUFGDS, input, multiple, テストベンチ, 入力, 複数

Waveform Editor では、クロック ピンが差動ペアであるかどうかは検出されません。Waveform Editor を使用して差動クロック入力を含むデザイン用にテストベンチを作成するにはどうすればよいですか。

ソリューション

理想的なシミュレーションでは、P サイドの入力を選択し、N サイドは無視または自動的に反転して P サイドに加えることができます。現在のところ、HDL Bencher ではすべての入力は初期値に設定されます。入力クロックの P サイドが指定した周波数で切り替わり、クロックの N サイドは High または Low に設定されている場合、ModelSim シミュレーションではクロックが認識されません。

この問題を回避するには、次の手順で差動クロックの P サイドと N サイドの両方を切り替えます。
- 最初にテストベンチ波形を作成する際、[Multiple Clocks] オプションを使用します。
- P サイドと N サイド両方のクロック信号をクロックとして選択します。
- 該当する入力信号および出力信号を P サイドのクロック信号に関連付けます。
- P サイドの High タイムを N サイドの Low タイムと、P サイドの Low タイムを N サイドの High タイムと一致させ、N サイドを P サイドの Low タイムでオフセットします。

AR# 15934
日付 10/16/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加