UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15955

LogiCORE SPI-4.2 (POS-PHY L4) v5.0 - RSClk が RStat に対してシフトし、RSClkPhase 制御信号が無視される

説明

キーワード : CORE Generator, COREGen, PL4, RSClk, RStat, SnkEn, phase, shift, 位相, シフト

重要度 : 標準

概要 :
PL4 v5.0 コアの場合、RSClkPhase スタティック コンフィギュレーション信号によって REClk と RStat の関係が設定されています。 ただし、この信号は現在動作しないため、RSClkPhase の設定に関係なく RSClk が 90 度または 180 度シフトすることがあります。

この問題は、SnkEn の解放されるタイミングによって発生します。つまり、RSClk と RStat 間の関係は、SnkEn がアサートされるタイミングによって異なります。 このため、RSClk と RStat の位相関係は選択したそれぞれの値に関係なく、予測することが困難です。

ソリューション

この問題は、SPI-4.2 (POS-PHY レベル 4) コア v5.1 およびそれ以降で修正されています。

AR# 15955
日付 05/03/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加