UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 15974

5.1i ECS - 回路図デザインをインプリメントすると MAP で「ERROR:Pack:679 - Unable to obey design constraints...」というエラー メッセージが表示される

説明

キーワード : ECS, multiple, instances, MAP, pack, hierarchy, U_SET, H_SET, HU_SET, ISE, symbol, instance, RLOC, RPM, component, attribute, slice, XGROUP, macroname, 複数, インスタンス, パック, 階層, シンボル, コンポーネント, 属性, スライス, マクロ名

重要度 : 重要

概要 :
ECS 回路図デザインにザイリンクス RPM マクロを含むユーザー作成マクロの 2 つのインスタンスを含めると、MAP でエラーが発生します。

例 :

1. my_counter という名前のマクロを作成します。
2. my_counter には cc8ce というザイリンクス ライブラリ コンポーネントが含まれています。
3. cc8ce は RPM マクロで、レジスタを特定の順序で配置する RLOC 制約が含まれています。
4. 最上位デザインには、my_counter のインスタンスが 2 つ以上含まれています。

MAP で次のような 8 つのエラー メッセージ (各フリップフロップに 1 つ) が表示されます。

"ERROR:Pack:679 - Unable to obey design constraints (MACRONAME=I_Q0_0, RLOC=R0C0.S0), which require the combination of the following symbols into a single SLICE component:

FLOP symbol "xlxi_37/xlxi_1/i_q0/i_36_35" (Output Signal = xlxi_37/xlxi_1/q0)
FLOP symbol "xlxi_29/xlxi_1/i_q0/i_36_35" (Output Signal = xlxi_29/xlxn_1)
FLOP symbol "xlxi_37/xlxi_2/i_q0/i_36_35" (Output Signal = xlxi_37/xlxi_2/q0)
FLOP symbol "xlxi_37/xlxi_3/i_q0/i_36_35" (Output Signal = xlxi_37/xlxi_3/q0)
FLOP symbol "xlxi_37/xlxi_4/i_q0/i_36_35" (Output Signal = xlxi_37/xlxi_4/q0)
FLOP symbol "xlxi_45/i_q0/i_36_35" (Output Signal = vida0_obuf)
FLOP symbol "xlxi_37/xlxi_8/i_q0/i_36_35" (Output Signal = xlxi_37/xlxi_8/q0)"

"ERROR:Pack:679 - Unable to obey design constraints (MACRONAME=I_Q0_0, RLOC=R0C0.S0), which require the combination of the following symbols into a single SLICE component:
.
.
.
Symbols have different XGROUP parameters. Please correct the design constraints accordingly. Problem encountered during the packing phase.

Design Summary
--------------
Number of errors: 8
Number of warnings: 0
ERROR: MAP failed"

ソリューション

この問題は、5.2i ソフトウェア リリースで修正されます。

この問題は、5.1i の ECS で RLOC を含むザイリンクス コンポーネントの各インスタンスに U_SET 属性が設定されるために発生します。 U_SET には、インスタンス名に応じて異なる値が設定されますが、 U_SET 属性は階層内に限られないので、そのようなマクロのインスタンスが複数ある場合、U_SET 属性で定義されたユーザー セットで競合が発生します。

ECS 5.2i では、U_SET 属性は、階層により定義される H_SET に置き換えられます。

5.1i で発生するこの問題を回避するには、次の手順に従ってください。

1. 各中間ファイル *.vhf または *.v ファイルを開いて U_SET を H_SET または HU_SET に置換し、
2. [Keep Hierarchy] オプションをオンにして合成を実行します。

H_SET および HU_SET は階層内にしか適用されないので、上記の操作により RLOC セットを保持したまま MAP での競合を解消できます。
AR# 15974
日付 01/08/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加