UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16028

6.1i XST - 「ERROR:HDLCompilers:26 - design_name.prj line xx expecting 'endmodule', found 'EOF'」というエラー メッセージが表示される

説明

キーワード : XST, 5.1i, HDLCompilers:26, synthesis, endmodule, EOF, Verilog, 合成

重要度 : 標準

概要 :
XST でデザインを合成すると、次のエラー メッセージが表示されます。

"HDLCompilers:26- design_name.prj line xx is expecting 'endmodule', found 'EOF'."

ソリューション

この問題は、Verilog モジュール文の 1 つで合成/コンパイラ指示子が閉じられていないために発生します。

たとえば、「//synthesis translate_off」に対応する「translate_on」が記述されていないと、このエラーが発生します。 また、「`ifdef」に対応する「`endif」が記述されていない場合も同様です。
AR# 16028
日付 09/14/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加