We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16065

5.1i ISE - HDL Bencher の起動に関するオンライン ヘルプの記述が誤っている


キーワード : ISE, HDL Bencher, invoke, open, invocation, launch documentation, help, content, 起動, ヘルプ, 内容

重要度 : 標準

概要 :
Project Navigator の [ヘルプ] -> [ISE のヘルプの目次] -> [各ツールのヘルプ] -> [HDL Bencher] -> [Introduction] -> [Invoking HDL Bencher] をクリックして表示される次のオンライン ヘルプの記述が間違っています。

Invoking HDL Bencher

When a design source (VHDL, Verilog, or schematic) file is selected within ISE, HDL Bencher is one of the processes available from the source. To invoke HDL Bencher (from ISE), select a VHDL or Verilog source file in the 'Sources in Project' window then choose 'Launch HDL Bencher Tool' in the Process Workspace Source window. This method opens HDL Bencher and automatically imports the selected source file.


テストベンチ波形を生成するには、ソース ウィンドウでデザイン ソース (HDL または回路図) を選択し、[プロジェクト] -> [新規ソース] -> [Test Bench Waveform] をクリックします。

これにより、HDL Bencher が起動します。スティミュラスを波形として指定し、テストベンチを生成してください。

詳細については (Xilinx Answer 12527) も参照してください。
AR# 16065
日付 02/07/2006
ステータス アーカイブ
種類 一般