UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16067

3.1 EDK - DCR インターフェイスがイネーブルの場合 OPB2PLB_BRIDGE の DCR_DBus が GND に接続される

説明

キーワード : DCR, OPB2PLB Bridge, EDK, Platform Generator, PlatGen

重要度 : 標準

概要 :
Platform Generator で、DCR インターフェイスがイネーブル (C_OPB_REG_INTFC = 0) の場合、OPB2PLB_BRIDGE の DCR_DBus が GND に接続されます。 そのため、DCR DBus のデイジー チェーンが切断され、デザインが不正になります。

ソリューション

1

この問題は、最新版の 3.1 EDK サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/ise/embedded/edk.htm

この修正は、3.1 EDK サービス パック 2 以降に含まれます。

2

OPB2PLB_BRIDGE の MPD は不正です。 DCR_DBus ポートがデフォルトで不正なコネクタに割り当てられています。

現在の割り当ては次のとおりです。

PORT DCR_DBus = DCR_DBus, DIR=I, VEC=[0:C_DCR_DWIDTH-1], BUS=SDCR

これを、次のように変更する必要があります。

PORT DCR_DBus = DCR_Sl_DBus, DIR=I, VEC=[0:C_DCR_DWIDTH-1], BUS=SDCR

次のディレクトリにある opb2plb_bridge_v2_0_0.mpd ファイルに変更を加えてください。

EDK\hw\coregen\ip\xilinx\pcores\com\xilinx\ip2\processor\opb2plb_bridge_v1_00_a\data
AR# 16067
日付 04/28/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加