UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16104

5.1i ECS - 「ERROR:DesignEntry:5 - Bus "iobus(7:4),intbus(3:0)" Some members of this bus are connected to IO Ports, but some are not...」というエラー メッセージが表示される

説明

キーワード : complex, CAT, concatenated, compound, bus, ECS, no load, no source, ISE, WebPACK, まとめる, 複雑, バス, 負荷なし, ソースなし

重要度 : 標準

概要 :
内部ロジックから駆動される部分と I/O から駆動される部分を持つ CAT バスをデザインしています。回路図チェック中に次のエラーが表示されます。

"ERROR:DesignEntry:5 - Bus "iobus(7:4),intbus(3:0)" Some members of this bus are connected to IO Ports, but some are not. All or none of the bus members must be connected to IO Ports."

ソリューション

このエラー メッセージはコンプレックスまたは CAT バスに適用していません。 この問題は将来修正される予定です。

この問題を回避するためには、CAT バスの I/O 部分をバッファしてください。

例を次に示します。
- iobus(7:0) が I/O ピンの場合、それにバッファを接続してください。
- instname = inbuf(7:0) のように、反復インスタンスとしてバッファに名前を付けてください。
- 反復バッファ インスタンスの反対側にワイヤを接続してください。
- ワイヤに iobus_buf(7:0) のような新しい名前を付け直してくだい。
- 本来の I/O バス名の代わりに CAT バス名に iobus_buf(7:4) のような新しいワイヤ名に対応した部分を使用してください。
AR# 16104
日付 01/08/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加