UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16120

LogiCORE MAC FIR v2.0 - データ メモリ バッファ の内容がデータで満たされるまで出力が無効なのはなぜか

説明

キーワード : Core, CORE Generator, COREGen, MAC FIR, invalid, output, incorrect, X, 0, コア

重要度 : 標準

概要 :
NCSIM や ActiveHDL のように特定の simulator において、 MAC FIR の出力が常にフィルタの最初のN(係数の数)周期間は "x" (無効) になります。 この理由は何ですか。

ソリューション

この問題は、simulation 中の分散RAMの初期化を扱う 各HDL simulator の処理方法によって発生します。 Simulatorによっては、MAC FIR データ バッファ の分散メモリ ( ブロック メモリでは問題ない) は、 特に 0 に初期化されない場合、 シミュレーション開始時にメモリの値は "x" になります。 ; この伝搬は、MAC FIR の DOUT portを通じ、十分なサンプルを受け、バッファを データで満たすまで続きます。

例 :

N-tap フィルタにとっては、最初の N 出力は "x"で ( 但し、フィルタに フィードバック ループ 機能があると必ず シミュレーション に失敗します )、 "x" は データ バッファ から 出力されるため、この後続けると DOUT port は 正確なデータになります。

この問題は 5.1i のサービス パック 2 で修正されます。
AR# 16120
日付 04/01/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加