UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16147

5.1i Timing Simulation、NGDAnno、スピード ファイル、MGT - REFCLK 入力で周期エラーが発生する

説明

キーワード : timing, simulation, MGT, rocket, I/O, IO, period, $period, REFCLK, 17778, X_GT, Virtex-II Pro, タイミング, シミュレーション, 周期, ロケット

重要度 : 標準

概要 :
Verilog で MGT をシミュレートすると、次のエラー メッセージが表示されます。

"# ** Error: C:/Xilinx/verilog/src/simprims/X_GT.v(1316): $period( posedge REFCLK:1992085 ps, :2008085 ps, 17778 ps );
# Time: 2008085 ps Iteration: 1 Instance: /testbench/UUT/u4 "

このエラーは、REFCLK の最小周期値 17.778ns に違反していることを示しています。

スピード ファイルはデータシートに記述されている最小周期値にアップデートされていないため、このエラーが無効である可能性があります。 FG または BG パッケージで -5 スピード グレードの場合 2.0Gbps、-6、-7 スピード グレードの場合 2.5Gbps で実行できます。 この場合、最小周期値が -5 スピード グレードで 10ns、-6、-7 スピード グレードで 8ns に相当します。

ソリューション

1

REFCLK の入力周波数がデータブックで指定されている範囲外である場合、この値を有効な値に変更する必要があります。

範囲内である場合は、エラーを無視しても問題ありません。

スピード ファイルは 5.2i ソフトウェア リリースで正しい値にアップデートされる予定です。

2

この警告を無視せずにシミュレーションから削除するには、SDF ファイルを編集します。 通常、SDF ファイルの編集は推奨しませんが、警告を無視できないような場合にはこの方法に従ってください。 ただし、新規に SDF ファイルを作成するたびにこの編集が必要になることを念頭に置いてください。

SDF を変更するには、エラーを発生させるインスタンスを検索します。 上記のエラーの場合、インスタンス名は u4 です。 SDF ファイルで、次の行を検索します。
(CELL (CELLTYPE "X_GT")
(INSTANCE u4)
:
:

このセル内で、次を検索します。
:
:
(TIMINGCHECK
(PERIOD (posedge REFCLK) (17778:17778:17778))
:
:

Virtex-II Pro -5 デバイスを使用している場合、最小周期値を次に示すように 10ns に変更します。
(TIMINGCHECK
(PERIOD (posedge REFCLK) (10000:10000:10000))

Virtex-II Pro -6 または -7 デバイスを使用している場合、最小周期値を次に示すように 8ns に変更します。
(TIMINGCHECK
(PERIOD (posedge REFCLK) (8000:8000:8000))
AR# 16147
日付 08/11/2005
ステータス アーカイブ
種類 一般
このページをブックマークに追加