UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16178

5.1i SP2 タイミング シミュレーション、NGDAnno、Virtex-E - 最大クロック周波数を超過していると TRCE で報告されてもタイミング シミュレーションに問題が発生しない。

説明

キーワード : Timing, Simulation, NGDAnno, SDF, Virtex-E, clock, skew, setup, max, frequency, タイミング, シミュレーション, クロック, スキュー, セットアップ, 最大, 周波数

重要度 : 標準

概要 :
SDF のクロック遅延が TRCE でレポートされる遅延と一致しないことがあります。 TRCE と NGDAnno でスピード ファイルの使われ方が違うため、2 つのレジスタ間に大きな正の値のクロック スキューが追加されます。 このため、シミュレーションが TRCE でレポートされる値より高いクロック周波数で実行されることになります。

TRCE では、現在正の値のクロック スキューがレポートされないため、シミュレーションは常に TRCE レポートよりも楽観的な結果を出すことになりますが、この違いは、シミュレーションを不正確なものにしてしまいます。 正の値のクロック スキューは最大で 500ps になることもあります。

ソリューション

この問題は、最新版の 5.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、5.1i サービス パック 3 以降に含まれます。

正のクロック スキューの値は、シミュレーション ネットリストに表示されますが、デバイス内の値であるため 100ps を超えることはありません。
AR# 16178
日付 08/11/2005
ステータス アーカイブ
種類 一般
このページをブックマークに追加