UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16181

5.1i SP2 NGDAnno、 NGD2VHDL、 NGD2VER、 KEEP_HIERARCHY - 階層ブロックで 「\$s_annotrans_」 という接頭辞の付いた余分なポートが作成され、一部のポートが接続されない

説明

キーワード : NGDAnno, NGD2VHDL, NGD2VER, KEEP_HIERARCHY, extra, ports, floating, \$s_annotrans_

重要度 : 標準

概要 :
Synplify を合成ツールとして使用して KEEP_HIERARCHY 制約を使用しようとすると、シミュレーション ネットリストの階層ブロックのポートが正しく保持されません。 「\$s_annotrans_」という接頭辞のついた余分なポートがポート リストに追加される場合があります。

たとえば、モジュールは clk、reset、data_out、addr という 4 つのポートのみを持つものとします。

このモジュールは、次のように記述されます。

module test (
data_out, addr, clk, data_out);

しかし、実際には次のように記述されます。

module test (
data_out, addr, clk, data_out, \$s_annotrans_addr);

「\$s_annotrans_addr」という名前の余分なポートが追加されています。 さらに、実際の addr ポートは接続されません。

ソリューション

この問題は、最新版の 5.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、5.1i サービス パック 3 以降に含まれます。
AR# 16181
日付 08/11/2005
ステータス アーカイブ
種類 一般
このページをブックマークに追加