UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16216

3.1 EDK - Platform Generator で OPB ATMC コアに対して不正な VHDL ファイルが生成される

説明

キーワード : PlatGen, EDK, SP2, OPB ATMC, VHDL

重要度 : 標準

概要 :
PlatGen で生成された最上位の system.vhd ファイルで、ATMC の rx および tx アドレス ポート、rx データ ポートが不正に IBUF/OBUF に接続されています。 *_I という信号に接続されるはずのバッファが、*_IBUF という信号に接続されています。

このため、XST で次のエラー メッセージが表示されます。

ERROR: HDLParsers:821 - /proj/swop3/roms/results/F.24.0/virtex2p/mpd/sol/opb_atmc_v1_00_b/run/hdl/system.vhd Line 1556. Wrong index type for inst_opb_atmc_txaddr_ibuf.

ソリューション

この問題は、最新版の 3.1 EDK サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/ise/embedded/edk.htm

この修正は、3.1 EDK サービス パック 2 以降に含まれます。
AR# 16216
日付 04/28/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加