UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16238

JTAG - ザイリンクス デバイスでの BIST (Built-In Self Test) 機能のサポートについて

説明

キーワード : JTAG, BIST, built, self test, サポート

重要度 : 標準

概要 :
ザイリンクス デバイスで BIST (Built-In Self Test) 機能はサポートされていますか。

ソリューション

ザイリンクスでは BIST をサポートしていませんが、デザインに BIST を追加することはできます。 ただし、BIST の機能はほかの FPGA デザイン機能で対応できるため、ユーザーのほとんどは BIST を使用していません。

1. FPGA が動作していることを確認できる一般的なテスト

IDCODE のスキャンなど基本的な JTAG 操作を実行することで、簡単に確認できます。 別の方法としては、デバイスのプログラミングがあります。

2. FPGA または CPLD インフラストラクチャ (LUT、レジスタ、インターコネクタなど) のテスト

ザイリンクスでは、出荷前に自動テスト装置を使用して、可能な限りチップ上の物理的コンポーネントをテストしています。 各デバイス リソースをチェックするための内蔵テスト機能を使用するには、大量のロジックが必要になります。

3. デザインが期待どおりに動作することを確認する方法

デバイスまたはソフトウェアでデザインの機能を確認する方法はありません。 デザインの動作を確認するには、デザインをシミュレーションしてください。 ChipScope を使用してハードウェアの実際のビヘイビアを比較できますが、ユーザーはどのような結果を得られるかを把握しておく必要があります。

BIST は通常、デザインを簡単に変更できず、ChipScope コアを使用できない ASIC で使用されます。 BIST パターンはデザインに含まれており、JTAG 命令によりイネーブルにします。 このパターンは入力で使用され、正しいビヘイビアかどうか出力がチェックされます。

FPGA または CPLD でもデザインに BIST を簡単に追加できますが、そのためにデバイス リソースを使用してまで追加するほどの必要性はありません。
AR# 16238
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加