UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16249

6.1i XST - ザイリンクス プリミティブと Verilog パラメータを使用する方法

説明

キーワード : attribute, passing, INIT, パラメータ, 属性, 設定, プリミティブ

重要度 : 標準

概要 :
『XST ガイド』 に、「INIT タイプの属性は Verilog パラメータで設定できる」と誤って記載されています。

ソリューション

現在のところ、INIT タイプの属性はパラメータで設定できません。 属性を渡す方法については、(Xilinx Answer 11069) および (Xilinx Answer 10695) を参照してください。

6.3i XST では、INIT 属性がパラメータを介して渡されます。
AR# 16249
日付 03/05/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加