UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16270

5.1i Timing Analyzer/TRCE - 1 つの制約が満たされていないにもかかわらず、Timing Analzyer でエラーがないとレポートされる

説明

キーワード : TRCE, Trace, Timing, errors, zero, constraint, met, タイミング, エラー, 制約

重要度 : 標準

概要 :
Timing Analyzer で解析を実行すると、制約のサマリにはタイミング エラーがないと表示されます。 しかし、リストされている最小時間は制約で要求した値を超えています。
例 :

Timing constraint: TS_clk = PERIOD TIMEGRP "clk" 30 nS HIGH 50.000000 % ;

"414065 items analyzed, 0 timing errors detected.
Minimum period is 33.286ns."

最小周期が 30 ns になるように要求していますが、ツールは 33.286 ns であると表示しています。 これはタイミング エラーとしてフラグされないのでしょうか。

ソリューション

この問題は、ソースおよびデスティネーション レジスタが同じクロック信号を共有しているにも関わらず、関連のない PERIOD 制約の付いた 2-位相パスがこれらに適応された場合に起こります。 これは、通常は TNM_NET 制約を使用する方法以外で PERIOD 制約が適応された場合に起こります。 この問題を回避するためには、クロック信号を共有しているレジスタには関連した制約がかけられていることを確認してください。

ツールは、クロス-クロック ドメイン パスに関して、より詳しいチェックを実行するように修正されています。

この問題は、最新版の 5.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、5.1i サービス パック 3 以降に含まれます。
AR# 16270
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加