UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16340

LogiCORE Binary Counter v6 - カウンタ v5 または v6 のビヘイビア シミュレーションでカウンタ出力が X になる理由

説明

キーワード : unknown, X, ModelSim, MTI, behavioral, RTL, simulation, XILINXCORELIB, VHDL, ISE, coregen, 不明, ビヘイビア, シミュレーション, CORE Generator

重要度 : 標準

概要 :
CoreLib モデルを使用してカウンタ コアのビヘイビア シミュレーションを実行すると、カウンタ出力が不明 (X) になってしまいます。

ソリューション

この問題を回避するには、次の方法があります。

- カウンタにクロックを送る前に、すべての入力が割り当てられていることを確認します。

- この問題は、HDL Bencher を使用してテストベンチを生成すると発生します。 HDL Bencher は 0 でクロックを開始し、1 クロック サイクル未満の間だけそのままの状態を保持してから、1 に切り替わります。 このため、カウンタから X が生成されてしまいます。 この問題を回避するには、テストベンチのクロック生成プロセスを変更するか、独自のテストベンチを記述します。

- カウンタ リセットをシステム リセットに接続し、シミュレーションの最初にカウンタをリセットします。
AR# 16340
日付 07/12/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加