UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16355

3.1/3.2 EDK - グローバル ポートに Little Endian を指定しても VHDL で Big Endian で記述される

説明

キーワード : little, big, endian, XPS, MHS, Platform Generator, PlatGen, port, global, エンディアン, ポート, グローバル

重要度 : 標準

概要 :
MHS ファイルのグローバル ポートをリトル エンディアン形式 (Myport[x:0]) で指定しました。この指定には、XPS で直接 MHS ファイルを編集するかまたは [System Settings] ダイアログ ボックスを使用しました。 PlatGen または [Generate Netlists] プロセスを実行すると、System_Stub.vhd および System.vhd でグローバル ボートがビッグ エンディアン形式 (Myport[0:x]) で記述されます。

ソリューション

この問題を回避するには、グローバル ポートが適切なフォーマットで記述されるように system_stub.vhd および system.vhd ファイルを編集します。
AR# 16355
日付 02/14/2012
ステータス アーカイブ
種類 一般
このページをブックマークに追加