UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16365

5.1i ECS - DRC で未接続 I/O ポートに対してエラーが発生、または回路図ネットリスタで「ERROR:DesignEntry:2 - Net "<port_name>" must be connected to pins or I/O ports」というエラー メッセージが表示される

説明

キーワード : SCH2VHDL, SCH2Verilog, connected, I/O, IO, port, DesignEntry, schematic, 接続, ポート, 回路図

重要度 : 標準

概要 :
回路図に未接続の I/O ポートがあると、回路図 DRC でこの未接続 I/O ポートに対して次のようなエラー メッセージが表示されます。

"Error: Net "<port name>" needs to be connected to pins or I/O ports."

Project Navigator で回路図デザインを実行すると、回路図ネットリスタ (SCH2VHDL または SCH2VERILOG) が停止して次のエラー メッセージが表示されます。

"ERROR:DesignEntry:16113 - Net "<port name>" needs to be connected to pins or I/O ports."

ソリューション

回路図チェックは、5.1i リリースで、ユーザーの不注意でポートおよびネットが未接続のまま残されることがないように追加された機能です。 この機能があるため、デザインのほかのポートをテストしている間、特定のポートを一時的に未接続の状態にしておく場合に問題が発生します。

6.1i リリースでは、未接続の I/O ポートに対してデフォルトで警告メッセージが表示されます。 回路図チェックが実行されているときに、警告メッセージが表示されますが、HDL ファイルは正常に生成されます。

5.x ECS の場合、回路図で I/O ポートを未接続の状態にしたままでエラーを回避できます。これには、バッファの一方をポートに接続し、バッファの反対側を接続しないでおきます。

バス表記が使用されるように BUF インスタンスを変更し (4 ビットのポート バスと接続するためにインスタンス名を XLXI_5 から mybuf(3:0) に変更)、BUF コンポーネントのビット サイズをポート バスのサイズと一致するように変更できます。

詳細については (Xilinx Answer 16113) も参照してください。
AR# 16365
日付 01/08/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加