UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16387

5.2i タイミング - タイミング レポートのデータシートに含まれるクロック エッジの情報が不正

説明

キーワード : timing, datasheet, clock, edge, タイミング, データシート, クロック, エッジ

重要度 : 標準

概要 :
タイミング レポートのデータシート セクションに、DDR (デュアル データ レート) または 2 つの反対のエッジを使用するレジスタ出力に対して、不正なクロック エッジが示されます。

ソリューション

含まれている複数のパスが実際と反対になっています。

この問題は、6.1i 以降のリリースで修正される予定です。
AR# 16387
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加