We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16435

5.1i Floorplanner - RAM64X1D に LOC 制約を設定すると「ERROR:Place... F6 configuration could not be placed...」というエラー メッセージが表示される


キーワード : Floorplanner, LOC, distributed, RAM, 64, dual, port, PAR, error, place, F6, 分散, デュアル, ポート, エラー, 配置

重要度 : 標準

概要 :
Floorplanner を使用して RAM64X1D に LOC 制約を設定すると、次のエラー メッセージが表示されます。

"ERROR:Place - Structured logic associated with an F6 configuration could not be placed due to a placement constraint. This logic requires a very specific relative placement. The relative placement required by the logic was impossible to resolve.
The following components are involved in this logic:
SLICE ram_1/F5.S1
SLICE SPO_1 locked to site SLICE_X30Y17
This situation can be resolved by fixing the following issue:
This structured logic must be placed in the relative placement form required and with a specific alignment on the CLB-grid. Some of the logic associated with this structure is locked. This should cause the rest of the logic to be locked. The location, the logic would be locked to is not correctly aligned. The problem was found at component ram_1/F5.S1 that would have to be locked at site SLICE_X31Y16."


この問題を回避するには、XY 座標が CLB タイルの左下のスライスにある必要があります。 Virtex-II デバイスの場合、X と Y 座標が常に均等である必要があります。

この問題は、最新版の 5.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
この修正は、5.2i サービス パック 1 以降に含まれます。
AR# 16435
日付 03/06/2005
ステータス アーカイブ
種類 一般