UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16474

3.1 EDK - Platform Generator で、BRAM コンポーネントの各ポートに異なるポート幅を設定できない

説明

キーワード : BRAM, controller, variable port width, PlatGen, コントローラ, ポート幅

重要度 : 標準

概要 :
PlatGen で、BRAM コンポーネントの各ポートに異なるポート幅を設定できません。 両ポートで同じサイズにする必要があります。

ソリューション

この機能は、今後の PlatGen リリースで追加される予定です。
AR# 16474
日付 04/28/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加