UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16506

5.1i HDL Bencher - バックアノテートされたファイルを使用して [Generate Expected Simulation Results] プロセスを実行できない

説明

キーワード : ModelSim, annotate, simulation, expected, .tbw, testbench waveform, HDL Bencher, StateCad, buffer, アノテート, シミュレーション, テストベンチ波形, バッファ

重要度 : 標準

概要 :
HDL Bencher を使用してテストベンチを生成してから、 [Generate Expected Simulation Results] プロセスを実行して HDL Bencher を起動しようとしましたが、 次のエラー メッセージが表示されてしまいます。

"Unable to back-annotate. The most common reasons are:
1. The external simulator needs to be closed to unlock the annotation file.
2. The annotation file does not exist because the annotation test bench has not yet been simulated."

メモ :ファイルによってエラー メッセージは異なります。

ソリューション

この問題は、シミュレーションに使用するソース ファイルが StateCAD を使用して生成された場合に発生します。

StateCAD ソース ファイルから生成された VHDL コードでは、[Generate Expected Simulation Results] プロセスを実行するときにキーワード「buffer」が原因でエラーが発生します。

この問題を回避するには、VHDL ソース コードですべてのインスタンスのキーワード「buffer」を「inout」に置き換えます。
AR# 16506
日付 02/07/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加