AR# 1651

ザイリンクス デバイス I/O をオープン ドレイン (オープン コレクター) としてコンフィギュレーションする方法

説明


複数の出力がリセット ラインなどの 1 つの出力に接続することができるよう、デバイスにオープン ドレインまたはオープン コレクター出力を含めるのは便利な場合が多いです。

オープン ドレイン出力を含めるようにザイリンクス デバイスをコンフィギュレーションすることはできますか。

オープン ドレイン (オープン コレクター) としてザイリンクス デバイス I/O をコンフィギュレーションするにはどうすればよいでしょうか。


ソリューション


すべてのザイリンクス デバイスに、オープン ドレイン出力をコンフィギュレーションできます。回路図では、このタイプの出力は次のようになります。

オープン ドレイン出力
オープン ドレイン出力


また、このタイプの出力は HDL コードでも記述できます。

次のコードを使ってドレイン バッファーを推論します。

VHDL:

dout <= 'Z' when din='1' else '0';

Verilog:

always @(ENABLE)
if (ENABLE)
DOUT = 1'bZ;
else
DOUT = 1'b0;
AR# 1651
日付 02/18/2013
ステータス アクティブ
種類 一般
デバイス 詳細 概略