UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16638

v2.2 Aurora リファレンス デザイン - 600 Mb/s から 1 Gb/s で動作するように修正する必要あり

説明

キーワード : LogiCORE Aurora, Aurora, 600Mb, 1Gb, half rate, SERDES_10B, ハーフ レート

重要度 : 標準

概要 :
CORE Generator で 1 Gb/s から 3.125 Gb/s 動作するフル レート モードで Aurora コアを生成した場合、生成したデザインに修正を入れないと低いレートで動作しません。

ソリューション

次の手順で修正してください。

1. 生成したデザインの MGT インスタンシエーションをハーフ レート モードに変更します。

各レーンの SERDES_10B 属性を TRUE に変更します。

2. 2 バイト レーンのデザインの場合、MGT 入力ポートの RXUSRCLK2 と TXUSRCLK2 の USER_CLK への接続を解除します。 USER_CLK_N_2X という入力ポートを Aurora モジュールの最上位レベルのポート リストに追加します。 USER_CLK_N_2X を各 MGT からの RXUSRCLK2 ポートと TXUSRCLK2 ポートに接続します。

4 バイト レーンのデザインの場合、USER_CLK_N_2X は既に接続されています。

3. DCM を使用して USER_CLK ポートと USER_CLK_N_2X ポートにクロックを提供します。

2 バイト レーンのデザインの場合、USER_CLK はリファレンス クロックの半分のレートにする必要があり、 USER_CLK_N_2X は USER_CLK から 180 度シフトする必要があります。

4 バイト レーンのデザインの場合、リファレンス クロックを 2 で割って、DCM の CLKFX180 ポートを使用して 180 度にシフトして USER_CLK を作成します。次に CLKDV ポートを使用してリファレンス クロックを 4 で割って USER_CLK_N_2X を作成します。
AR# 16638
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加