UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16650

9.1i 回路図 - STARTUP ブロックに未接続のピンがあると「$/start/start.vhf",line 31: Error, CLK does not have an actual or default value」というエラー メッセージが表示される

説明

キーワード : schematic, ECS, startup, unconnected, pin, Virtex-II, 回路図, 起動, 未接続, ピン

Virtex-II STARTUP ブロックを CLK ポートを接続しないまま使用すると、合成が停止し、次のようなエラー メッセージが表示されます。

"$/start/start.vhf",line 31: Error, CLK does not have an actual or default value."

ソリューション

この問題は、次のいずれかの方法で回避できます。

1. デフォルト値 (:= 'X') をSTARTUP コンポーネント ポートに割り当てます。

2. 未接続ネットをSTARTUP ブロックの CLK ポートに追加します。
- ECS で [Edit] -> [Preferences] -> [Check] をクリックし、[Consider Undriven Nets as] の設定を [Error] から [Warning] に変更します。
AR# 16650
日付 12/15/2012
ステータス アーカイブ
種類 一般
このページをブックマークに追加