UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16773

5.2i HDL Bencher - クロック信号を追加してもテストベンチ波形に追加されない

説明

キーワード : Port, Ports, Signals, clock, add, Bencher, module, TBW, ポート, 信号, クロック, 追加, モジュール

重要度 : 標準

概要 :
既存デザインのソース ファイルには、関連する TBW (テストベンチ波形) ファイルが含まれています。 このソース ファイルにポート信号を追加すると、テストベンチ波形がアップデートされ、新しい信号が含まれますが、 クロック入力を追加すると、テストベンチ波形がアップデートされません。 どうすれば、クロック信号をテストベンチ波形に追加できますか。

ソリューション

現時点では、クロック信号を新たに追加しても HDL Bencher に追加されません。 新しい信号は、入力、出力、双方向のいずれかとして追加できます。 信号を追加してパターンを割り当てることもできますが、信号は既存クロックに関連して遷移するため、新しい信号を関連付けることができません。

新しいクロックを追加するには、テストベンチ波形の TBW ファイルを新しく作成する必要があります。
AR# 16773
日付 02/07/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加