UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16789

8.1i ISE 回路図 - 回路図チェックで「ERROR:DesignEntry:31 - drawing attribute name ''Type'' is a reserved keyword for VHDL.」というエラー メッセージが表示される

説明

キーワード : ECS, symbol, attribute, type, DRC, Verilog, 回路図, シンボル, 属性, タイプ, デザイン ルール チェック, 予約語

最上位の回路図デザインでプロセスを実行すると、ISE で次のような DRC エラー メッセージが表示されます。


"ERROR:DesignEntry:31 - drawing attribute name "Type" is a reserved keyword for VHDL."

ソリューション

ISE 5.1 以前のバージョンで作成したシンボル ファイルには、シンボル オブジェクト プロパティに Type という名前の属性が付いていることがあります。 ISE 6.1i 以降では、この属性が VHDL の予約語であるため、回路図のデザイン ルール チェックでエラー メッセージが表示されます。 これは、ISE 6.1i から混合言語機能が追加されたので、回路図で、VHDL と Verilog のどちらの予約語もチェックされるようになったためです。

Type 属性を削除するには、次の手順に従ってください。
1. ECS でシンボル ファイルを開きます。
2. [Edit] -> [Object Properties] をクリックします。
3. 属性名 Type をクリックし、[Delete] ボタンをクリックします。
4. シンボルを保存します。

Verilog のみのフローでこの VHDL の予約語を無視するには、次の手順に従ってください。
1. ECS を開きます。
2. [Edit] -> [Preferences] をクリックします。
3. [Category] ウィンドウで Symbol Editor の下の [Check] をクリックします。
4. [Check VHDL Reserved Keywords] をオフにします。
AR# 16789
日付 12/12/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加