UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16808

6.1i XST - casex 文を使用するとインプリメンテーションで問題が発生する

説明

キーワード : ISE, 5.1, Verilog, synthesis, simulation, 合成, シミュレーション

Verilog コードで casex 文を使用し、XST でコードを合成をしました。 このビヘイビア シミュレーションの結果を合成後のシミュレーションの結果と比較すると、一致しません。

ソリューション

この問題は、ISE 7.1i で修正されています。
AR# 16808
日付 03/05/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加