AR# 16830

Virtex-II Pro、Virtex-4、Virtex-5 - LVDS または LVPECL I/O を 3.3V バンクで使用できるか、3.3V LVDS または LVPECL に接続できるか

説明

Virtex-II FPGA では、LVDS ドライバーに電源を供給するのに 2.5V または 3.3V (電気特性は同一) を使用できます。これは Virtex-II Pro、Virtex-4、および Virtex-5 FPGA でも可能ですか。LVDS または LVPECL I/O を 3.3V バンクで使用できますか。

ソリューション


Virtex-II Pro、Virtex-4、および Virtex-5 デバイスでは、LVDS_25 および LVPECL_25 のみがサポートされます。そのため、LVDS_33 および LVPECL_33 I/O バッファーをインスタンシエートすることはできません。

差動入力バッファーには VCCAUX から電源を供給し、VCCO には依存しないので、LVDS_25 および LVPECL_25 入力バッファーを 3.3V バンクに配置できます。ソフトウェアでエラー メッセージは表示されず、デバイスが破損することもありません。この場合、入力仕様は LVDS_25 および LVPECL_25 に指定されたものになります。

差動入力バッファー自体は VCCO に依存しませんが、考慮すべき事項がいくつかあります。

- 入力の Vih が VCCO を約 0.5V 超える場合、信号はクランプされます。これが差動信号の受信に影響する場合があります。
- LVDS_25_DT レシーバーを使用する場合 (Virtex-II Pro) または DIFF_TERM 属性を適用する場合 (Virtex-4 および Virtex-5)、内部終端は VCCO に依存します。詳細は、(ザイリンクス アンサー 20004) を参照してください。

Virtex-II Pro、Virtex-4、および Virtex-5 デバイスでは、出力バッファーには VCCO から電源が供給され、出力仕様は VCCO に依存するので、差動出力バッファーを 2.5V バンクに配置する必要があります。LVDS_25/LVPECL_25 出力バッファーを 3.3V バンクにインスタンシエートすると、ソフトウェアでエラー メッセージが表示されます。

3.3V 差動ドライバーから Virtex-II Pro、Virtex-4、および Virtex-5 の 2.5V LVDS/LVPECL 入力に接続するには、ドライバーの出力仕様が Virtex-II Pro、Virtex-4、および Virtex-5 の LVDS/LVPECL 入力仕様の範囲内である必要があります。仕様が一致していれば、標準入力終端を使用できます。仕様が一致しない場合は、終端の調整が必要な場合があり、IBIS/SPICE シミュレーションを使用して最適な終端方法を判断する必要があります。

LVDS および LVPECL 仕様は、データシートの DC 特性およびスイッチ特性を参照してください。

Virtex-II Pro データシート

http://japan.xilinx.com/support/documentation/virtex-ii_pro_data_sheets.htm


Virtex-4 データシート

http://japan.xilinx.com/support/documentation/virtex-4_data_sheets.htm


Virtex-5 データシート

http://japan.xilinx.com/support/documentation/virtex-5_data_sheets.htm


推奨される抵抗終端は、ユーザー ガイドを参照してください。

http://japan.xilinx.com/support/documentation/user_guides.htm


Virtex-II Pro

『Virtex-II Pro および Virtex-II Pro X FPGA ユーザーガ イ ド』 (UG012) の「Design Considerations」 (設計に関する注意事項) → 「LVDS I/O」または「LVPECL I/O」を参照してください。

Virtex-4

『Virtex-4 ユーザー ガイド』 (UG070) の「SelectIO Resources」 (SelectIO リソース) → 「Specific Guidelines for Virtex-4 FPGA I/O Supported Standards」 (Virtex-4 デバイスで使用できる I/O 規格のガイドライン) → 「LVDS and Extended LVDS」 (LVDS と拡張モード LVDS) または「CSE Differential LVPECL」 (CSE 差動 LVPECL) を参照してください。

Virtex-5

『Virtex-5 FPGA ユーザー ガイド』 (UG190) → 「SelectIO Resources」 (SelectIO リソース) → 「Specific Guidelines for I/O Supported Standards」 (サポートされる I/O 規格のガイドライン) → 「LVDS and Extended LVDS」 (LVDS と拡張モード LVDS) または「Differential LVPECL」 (差動 LVPECL) を参照してください。
AR# 16830
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略