UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 16971

5.2i xilinx2primetime - PrimeTime で使用するグローバル OFFSET 制約を作成する方法

説明

キーワード : offset, clock, クロック, オフセット, 制約

重要度 : 標準

概要
PrimeTime で使用するグローバル OFFSET 制約を作成する方法

ソリューション

グローバル OFFSET IN および OFFSET OUT (マルチクロック デザイン)
これらのグローバル制約には、SDC 制約に変換されないという制限があります。 xilinx2primetime は、マルチクロック デザインの PCF にこれらの制約があることを検知し、制限があることを知らせます。 この問題を回避するには、trace.tcl スクリプトを使用します。 trace.tcl は、Synopsys と共同開発されたスクリプトで、FPGA の入力と出力に set_input_delay および set_output_delay 制約を設定するために使用します。

例 :
set_input_delay 5 -clock "CLK_global" [remove_from_collection [all_inputs] [get_ports {CLK_global}]]
set_output_delay -5 -clock "CLK_global" [all_outputs]
set_input_delay 20 -clock "CLK_local" [remove_from_collection [all_inputs] [get_ports {CLK_local}]]
set_output_delay 5 -clock "CLK_local" [all_outputs]

メモ : ISE 6.1i では、この制限が修正され、trace.tcl を使用する必要がなくなります。
AR# 16971
日付 03/06/2005
ステータス アーカイブ
種類 一般
このページをブックマークに追加