UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17100

Virtex/-E/-II/-II Pro、Spartan-II/-IIE/-3 - フリップフロップが SRL16E または分散 RAM とパックされると、リセットしない

説明

キーワード : Virtex, II, reset, flip flop, SRL, distribute, RAM, SRL16, write, clock, enable, SR, flip-flop, リセット, フリップフロップ, 分散, ライト, クロック, イネーブル, フリップフロップ

フリップフロップが SRL16E または分散 RAM と同じスライスにパックされると、リセットしません。

ソリューション

ハードウェアでは、同一スライス内で SRL16E の CE (クロック イネーブル) ピンと FDRE の R (リセット) ピンは接続できません。同様に、同一スライス内の分散 RAM の WE ピンと FDRE の R ピンは接続できません。

これは、ハードウェアの制限上の問題です。シフト レジスタ の CE/分散 RAM の WE およびフリップフロップへの R 間を制御する SR ピンをトグルするメモリ セルは 1 つのスライスに 1 つです。
AR# 17100
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加