AR# 17119

|

9.1 NetGen/PrimeTime - Verilog デザインの LUT が PrimeTime でブラック ボックスとして表示される

説明

キーワード : LUT, PrimeTime, blackboxes, ブラックボックス

デザイン内の LUT が PrimeTime でブラック ボックスとして表示されるのはなぜですか。また、タイミングをパスしないのはなぜですか。

ソリューション

Verilog ネットリストでは、LUT エレメントの機能が Verilog の defparam の INIT 文で指定されます。PrimeTime で認識されるのは合成可能な Verilog だけなので、Verilog ネットリストで defparam などのシミュレーション部分はすべてコメント アウトする必要があります。このため、PrimeTime で LUT エレメントがブラック ボックスとして表示されます。

ただし、PrimeTime ではケースの解析、ロジック False パスの識別、False パスの行揃えなどの操作をするために、LUT エレメントの機能を識別する必要があります。各 LUT は、元の LUT エレメントの機能を持ったコンフィギュレーション済み MUX に置き換えることができます。Verilog ネットリストに表示される可能性のある 3 種の LUT エレメントを置き換えることのできる MUX エレメントは 3 つあります。これらの 3 つの MUX エレメントは、PrimeTime の SIMPRIMS ライブラリに追加できます。

- X_LUT2MUX4 - 2 入力の LUT エレメントの代用
- X_LUT3MUX8 - 3 入力の LUT エレメントの代用
- X_LUT4MUX16 - 4 入力の LUT エレメントの代用

ISE 4.2i 以降のソフトウェアを使用した場合、MAP で主に 4 入力の LUT エレメントが使用され、デザインの組み合わせファンクションがインプリメントされます。この結果、シミュレーション ネットリストには、主に 4 入力の LUT エレメントが含まれ、これは PrimeTime ネットリストでは X_LUT4MUX16 になります。xilinx2primetime プログラムでは、Verilog シミュレーション ネットリストとそれに対応する PrimeTime 用の SDF ファイルを読み込み、PrimeTime と互換性のある、X_LUT4MUX16 を含む Verilog および SDF ファイルを生成します。これで、PrimeTime でネットリストの LUT エレメントの機能が認識されるようになります。

メモ : X_LUT4MUX16 エレメントは、PrimeTime では LUT 機能を表すため、シリコン内には存在しません。

xilin2primetime は、PrimeTime ネットリストの 4-1 LUT セルをコンフィギュレーションされた X_LUT4MUX16 エレメントに置き換え、LUT エレメントの機能を PrimeTime に認識させます。これで、ケース解析ができるようになります。現バージョンの PrimeTime では、コンフィギュレーションされた X_LUT4MUX16 エレメントとして表示される 2-1 MUX があると、ケース解析が正しくできないことがあります。これは、A サイドか B サイドのどちらかが選択された場合に、PrimeTime で 2-1 MUX の出力へのデータ ピン両方ともが伝搬されるためです。

この問題を回避するには、xp_check という TCL の機能を使用してください。これは、Synopsys と共同開発された機能で、ザイリンクスから提供される .synopsys_pt.setup ファイルに埋め込まれています。xp_check では、PrimeTime でネットリストをスキャンし、2-1 MUX の代用としてコンフィギュレーションされた X_LUT4MUX16 エレメントをすべて認識し、ケース解析中に MUX の入力から出力への伝搬が正しく実行されるようにします。この機能は、set_case_analysis コマンドの後、report_timing を出力する前に PrimeTime のメイン スクリプトから呼び出されます。

これは、一時的な解決法です。長期的な解決には、PrimeTime でネットリストの defparam 構文がサポートされる必要があります。
AR# 17119
日付 12/15/2012
ステータス アクティブ
種類 一般
People Also Viewed