UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17133

System Generator for DSP、XtremeDSP 開発キット - ADC または DAC を使用した場合、System Generator ハードウェア強調シミュレーション用のクロックを使用しなければならない理由

説明

キーワード : DSP kit, Virtex-II, SysGen, DSP キット

重要度 : 標準

概要 :
ADC または DAC を使用した場合、System Generator ハードウェア強調シミュレーション用のクロックを使用しなければならないのはなぜですか。

ソリューション

これは、クロック配線に使用する Nallatech BenADDA ボード上で ADC および DAC が XC2V80 チップからクロックを受信するためです。 ADC および DAC で受信されるクロックはフリーランニング クロックであるため、ADC および DAC に接続されたユーザー FPGA (XC2V2000 または XC2V3000) 内のレジスタは同じクロックで動作する必要があります。そうでなければ、グリッチが発生します。

ADC および DAC のクロックはフリーランニングであり、System Generator で制御されていないため、ADC/DAC とユーザー FPGA デザインは同期化されません。このため、ハードウェア協調シミュレーション中に、クロックをフリーランニングに設定する必要があります。

ハードウェア協調シミュレーションを実行する際の XtremeDSP 開発キットのクロック使用については、(Xilinx Answer 18281) を参照してください。
AR# 17133
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加