UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17230

6.1 EDK - PlatGen - 「error at 0x097690098 during 0x78639766 read」のようなエラー メッセージが表示される

説明

キーワード : EDK, EST, PlatGen, Error, HDL, Platform Generator, エラー

重要度 : 標準

概要 :
PlatGen で次のようなエラー メッセージが表示されます。

"error at 0x097690098 during 0x78639766 read"

ソリューション

これは、次のような無効な MHS 構文が使用されていると発生します。

BEGIN proc_sys_reset
PARAMETER INSTANCE = proc_sys_reset_1
PARAMETER HW_VER = 1.00.a
PARAMETER C_EXT_RESET_HIGH = 0
PARAMETER C_NUM_PERP_RST = 32
PORT Dcm_locked = net_vcc
PORT Peripheral_Reset = proc_sys_reset_1_Peripheral_Reset & BIT1 & BIT3

& シンボルが使用できるのは、インタラプト コントローラのインタラプト ポートにのみです。

正しい構文を使用して MHS ファイルをアップデートしてください。
AR# 17230
日付 03/05/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加