UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17276

LogiCORE Pipelined Divider v2.0 - Virtex-II Pro または Spartan-3 の Divider コアについて

説明

キーワード : Virtex-II Pro, pipelined divider core, available, Spartan-3, COREGen, core, generator, divider, RPM, コア, パイプライン, パイプライン化された, 分周器

重要度 : 標準

概要 :
COREGen の GUI では、Pipelined Divider コアは Virtex-II Pro および Spartan-3 で使用できません。これらのデバイス用にコアを提供する予定はありますか。

ソリューション

Virtex-II、Virtex-II Pro、Spartan-3 の FPGA チップは類似しています。 これらの基本的な違いは、CLB に標準スライス (SliceM) が 2 つあるか、SRL16E/RAM16x1 以外のスライス (SliceL) が 2 つあるかです。 相対配置マクロが使用されていない限り、Virtex-II Pro または Spartan-3 で Virtex-II コアを使用しても何の影響もありません。Virtex-II コアを Spartan-3 または Virtex-II Pro で使用するには、次の手順に従ってください。

1. ISE プロジェクトのデバイスを Virtex-II に変更します。
2. ISE プロジェクトで [Add a new Source] をクリックし、[COREGen IP] を選択します。
3. COREGenerator を起動し、Pipelined Divider コアを作成します。
4. ISE プロジェクトのデバイスを Virtex-II Pro または Spartan-3 に変更します。
5. トップ レベル ソースでコアをインスタンシエートします。
6. 再パラメータ指定が必要な場合は、手順 1-4 を繰り返します。
7. デザインをインプリメントする前に、RPM がオフになっていることを確認してください。

メモ : RPM はおふにする必要があるため、タイミング パフォーマンスが下がる場合があります。
AR# 17276
日付 07/26/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加