UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 1728

CONCEPT-HDL - ボードレベルのシンボル作成方法

説明

キーワード : concept-HDL, NGD2ver

重要度 : 標準

概要 :
Concept-HDL でのボードレベルのシンボルの生成方法

注 : Concept-HDL PE13.5 を使用してテストした結果です。

ソリューション

Xilinx デバイスのボードレベルのシンボルを作成するには次の 5 つのファイルが必要です。 <design_routed>.v、<design_routed>.sdf、<design_routed>.pin、<device>.pkg、xilinx.pga.pin

ファイル <design_routed>.v、<design_routed>.sdf、<design_routed>.pin は Ngd2ver で作成され、 <device>.pkg および xilinx.pga.pin は $XILINX/cadence/data ディレクトリにあります。

 Cadence Project Manager
Cadence Project Manager


Cadence Project Manager から [Setup] → [Tools] → [Programmable IC] → [Setup] → [Xilinx] → [Setup] をクリックすると、Xilinx の [PIC Setup] ウィンドウが表示されます。

 PIC Setup
PIC Setup


ターゲットのデバイス ファミリを選択します。 Xilinx の環境設定が正しくされていれば、[Property Format File]、[Package File]、[Pin File] は自動的に入力されます。

標準ライブラリのコンポーネントを使用、またはインプリメントしたデザインのカスタム コンポーネントを作成できます。 [Create Custom Library Component] をオンにすると、Sym_1、Chips、Entity のセルが作成されます。

Cadence Project Manager から [Place & Route] を選択します。
EDIF ファイルのパスを入力すると、Xilinx のツールが表示されます。

 Place and Route Input
Place and Route Input


Xilinx Design Manager で [デザイン] → [オプション] をクリックします。 シミュレーション テンプレートとして [ジェネリック Verilog] を選択し、[オプションの編集] をクリックします。

[シミュレーションの設定] タブで [シミュレーション ネットリスト名] を <design>_routed に変更します。 <design> には使用するデザイン名を入力します。

 General options for Ngd2ver
General options for Ngd2ver


[VHDL/Verilog] タブで [ピン ファイルを生成] をオンにします。

 VHDL/Verilog options for Ngd2ver
VHDL/Verilog options for Ngd2ver


Xilinx ビューにはインプリメントされた Verilog ファイルおよび SDF ファイルが含まれます。
ただし、<design>_routed.pin を Xilinx ビューにコピーする必要があります。
Xilinx ビューは worklib/<design>/xilinx にあります。

Cadence Project Manager では [Build Physical] を選択し、Xilinx ビューにある [Mapped Verilog Netlist] および [SDF File] のロケーションを設定します。

 Build Physical Input
Build Physical Input


カスタム ライブラリ コンポーネントは <design>_routed_1 という名前のデザイン セルとして作成されます。さらに、[Build Physical] プロセスにより、master.tag および page1.csb を含む pic_1 回路図ビューが作成されます。これにより、カスタム ライブラリ コンポーネントのインスタンシエーションを実行できます。

標準ライブラリ コンポーネントを使用する場合は、pic_1 回路図ビューでこのコンポーネントをインスタンシエートします。 Concept-HDL で回路図ビュー pic_1 を開き、保存してネットリストを作成します。

回路図ビュー pic_1 を作成しインプリメントした後に、物理的なステップを実行します。この回路図は作成したカスタム コンポーネント、または物理的なビューを構成する際に選択した標準コンポーネントをインスタンシエートします。 sch_1 回路図ビューには論理的なデザインが含まれていますが、インプリメンテーションは pic_1 ビューでインスタンシエートした物理的なデバイスで実行されます。 インプリメントしたデザインのパッケージングには pic_1 を選択します。
AR# 1728
作成日 08/31/2007
最終更新日 02/11/2001
ステータス アーカイブ
タイプ ??????