AR# 17316

|

5.2 スピード ファイル - Virtex II Pro v1.78 スピード ファイルの変更について

説明

キーワード : VIIPro, Virtex-II Pro, speed, files, スピード, ファイル

重要度 : 重要

概要 :
Virtex II Pro v1.78 スピード ファイルの変更について

ソリューション

Virtex-II Pro スピード ファイル バージョン 1.78 の主な変更箇所

スピード ファイルの指定
2VP7, 2VP20 - 5 は製品バージョンとしてデザインされています。
2VP7, 2VP20 - 6 は Preliminary バージョンとしてデザインされています。

遅延調整
シリコンに対する最終的な測定が終了すると、次のようなリソースでは調整が必要です。
より遅いスピードで設定されるリソース
Shift Reg 7%
TBUF 5%
Horizontal Long-line 3%
BRAM clock to out - 60 ps 低速 (-7 のみ)
より速いスピードで設定されるリソース
Doubles 2%
Vertical Hex Lines 1%
その他のすべてのリソースの変更は 1% 以内であり、予測された値に合わせて変更されています。

論理式の調整
- タイミング レポートのデータシート セクションに記載されている Pin-to-Pin パラメータ。
DCM を使用したピン間のセットアップ/ホールド時間は、クロックの立ち上がりエッジおよび立ち下がりエッジの両方からのワースト ケースを含みます。 バージョン 1.76 から論理式は変更されていませんが、 セットアップ/ホールド遅延は、製品デバイスのワースト ケース計測データを正しく反映するように増加します ( 1.76 のセットアップ/ホールド データは概算です)。

比較的小さな計算には、DERATE パラメータを考慮していません。結果として、Hold 遅延を必要以上に大きくしています。 この問題は、最新版の 5.2i サービス パックで修正されています。次のサイトから入手してください。
http://support.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、5.2i サービス パック 3 以降に含まれます。
Virtex-II Pro スピードファイルには、バージョン 1.78 以降に修正が含まれます。
データシートのバージョンは 2.8 以降を参照してください。
Virtex-II Pro の DC およびスイッチング特性について書かれたモジュール 3 を参照してください。
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_index.jsp?category=/Data+Sheets/FPGA+Device+Families/Virtex-II+Pro&iLanguageID=2
AR# 17316
日付 05/17/2006
ステータス アーカイブ
種類 一般
People Also Viewed