We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17354

LogiCORE Ten Gigabit Ethernet XAUI v3.0 - 外部 XGMII として使用すると、BitGen で 「ERROR:DesignRules:462 - Chipcheck: Incompatible IO standards.」 というエラー メッセージが表示される


キーワード : ethernet, XAUI, F_IP4, ERROR:DesignRules:462, DesignRules, 462, Chipcheck, BitGen, XGMII, イーサネット, デザイン ルール

重要度 : 標準

概要 :
XAUI v3.0 コアを外部 XGMII としてインプリメントする場合、BitGen で次のようなエラー メッセージが表示されます。

"ERROR:DesignRules:462 - Chipcheck: Incompatible IO standards. IO standard HSTL_I
of comp xgmii_rxd<25> and IO standard LVCMOS25 of comp mdio_in are
incompatible. They cannot be in the same IO bank."


この問題を回避するには、UCF ファイルで、バンク規則に従うように手動でピン制約を適用してください。
AR# 17354
日付 08/31/2006
ステータス アーカイブ
種類 一般